## (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-156430

(P2000-156430A)

(43)公開日 平成12年6月6日(2000.6.6)

(51) Int.Cl.7 識別記号  $\mathbf{F}$  I テーマコード(参考) H01L 23/12 H01L 23/12 J 5F036 23/36 23/36 D

審査請求 未請求 請求項の数4 OL (全 3 頁)

(71)出願人 000005108 (21)出願番号 特願平10-329069

(22)出願日 平成10年11月19日(1998, 11, 19) 東京都千代田区神田駿河台四丁目6番地

(72)発明者 吉田 学志

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所生産技術研究所内

(74)代理人 100068504

弁理士 小川 勝男

株式会社日立製作所


Fターム(参考) 5F036 AA01 BB16

#### (54) 【発明の名称】 半導体装置

#### (57)【要約】

【課題】フリップチップ接続構造において、半導体素子 から配線基板に放熱する際に、半導体素子裏面から配線 基板に放熱板などで放熱する構造では、熱の経路が長い ため熱抵抗が高くなっていた。

【解決手段】フリップチップ接続に用いられる突起電極 より低く作成した突起電極を半導体素子の能動領域近傍 に配置し、熱伝導経路を短く、断面積が広くなったた め、熱抵抗は小さくすることが出来た。



#### 【特許請求の範囲】

【請求項1】半導体素子と配線基板が突起電極で接続さ れており、該半導体素子と該配線基板の間隔に樹脂が挿 入されている半導体装置において、該配線基板が具備し ているサーマルビア上の突起電極が該半導体素子の能動 領域内に配置されていることを特徴とする半導体装置。

1

【請求項2】請求項1の半導体装置において、該半導体 素子の能動領域内に配置されている突起電極は電気的に 接続されていないことを特徴とする半導体装置。

【請求項3】請求項1又は2の半導体素子において、該 10 半導体素子の能動領域内に配置されている突起電極は、 該半導体素子と該配線基板を電気的に接続している該突 起電極より低いことを特徴とする半導体装置。

【請求項4】請求項1又は2の半導体素子において、該 半導体素子の能動領域内に配置されている突起電極が複 数存在することを特徴とする半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】半導体素子と配線基板の接 続、特にFCA (Flip Chip Attach) に関する。

#### [0002]

【従来の技術】従来の技術は特開平9-115956号 公報に示されるように半導体素子裏面から熱伝導板など を介してサーマルビアなどに接続されていた。または、 特開平5-109823号公報に示されるように半導体 素子表面からバンプを介して信号層に接続されていた。

#### [0003]

【発明が解決しようとする課題】従来の技術は特開平9 -115956号公報では、チップの表面から裏面と熱 伝導板などの熱の経路が必要であった。また、特開平5 109823号公報では電気的な接続しか考えられて おらず熱伝導の経路は考えられていなかった。

【0004】このため従来の技術では発熱量が大きい半 導体素子の実装には、熱抵抗が大きいために半導体素子 の動作時の温度が許容温度範囲を超えてしまい、安定し た動作が保証できなかった。

#### [0005]

【課題を解決するための手段】配線基板にはサーマルビ アが作成可能な間隔で作成されている。配線基板のサー マルビアの間隔と同じ間隔で半導体素子にも突起電極を 配置しておく。半導体素子にはその他にも信号用の突起 電極を配置してある。配線基板のサーマルビアと半導体 素子の突起電極を位置あわせして互いに接続することに より、半導体素子の発熱面から突起電極を経てサーマル ビアに至る短い経路を作成する。

【0006】半導体素子の能動領域には突起電極が配置 できないため、配線基板側に他の突起電極より低い突起 電極を配置することにより、能動領域から発生する熱を 樹脂を介して低い突起電極に放熱する経路を作ることに より放熱性能が増す。

【0007】また、配線基板と半導体素子の間に熱伝導 性が良好な樹脂を配置することにより、半導体素子の発 熱面からサーマルビアに至る経路を増やす。

#### [0008]

【発明の実施の形態】図1に実施の形態の1例を示す。 半導体素子101は複数の突起電極102により、配線 基板105上に配置された配線103に電気的に接続さ れている。半導体素子101と配線基板105の間には アンダーフィル106が配置され、機械的接続の補助を している。また、突起電極102直下の配線103には サーマルビア104が接続されている。半導体素子10 1内の能動領域107直下にも突起電極108が配置さ れている。突起電極108は半導体素子101の能動領 域107の下に配置してあるため、接触しないように他 の突起電極102と比較して低く作成してある。 突起電 極108の直下にはサーマルビア104が配置されてい る。

【0009】図2に実施の形態の1例を示す。半導体素 子101は複数の突起電極102により、配線基板10 20 5上に配置された配線103に電気的に接続されてい る。半導体素子101と配線基板105の間にはアンダ ーフィル106が配置され、機械的接続の補助をしてい る。また、突起電極102直下の配線103にはサーマ ルビア104が接続されている。半導体素子101内の 能動領域107直下にも複数の突起電極108が配置さ れている。複数の突起電極108は半導体素子101の 能動領域107の下に配置してあるため、接触しないよ うに他の突起電極102と比較して低く作成してある。 複数の突起電極108の直下には複数のサーマルビア1 04が配置してある。

【0010】図3に実施の形態の1例を示す。半導体素 子101は複数の突起電極102により、配線基板10 5上に配置された配線103に電気的に接続されてい る。半導体素子101と配線基板105の間にはアンダ ーフィル106が配置され、機械的接続の補助をしてい る。また、突起電極102直下の配線103にはサーマ ルビア104が接続されている。半導体素子101内の 能動領域107直下にも突起電極108が配置されてい る。突起電極108は半導体素子101の能動領域10 7と同等かやや大きく作成されている。また、能動領域 107に接触しないように他の突起電極102と比較し て低く作成した。突起電極108の直下にはサーマルビ ア104が配置されている。

#### [0011]

30

【発明の効果】半導体素子の裏面から熱伝導板などを用 いてサーマルビアに熱を伝える構造では、半導体素子表 面から裏面と熱伝導板からサーマルビアまでの距離が熱 抵抗になる。また、半導体素子表面から突起電極で信号 層に接続する構造では信号層は金属であるが非常に薄い 50 ため熱が通りにくく熱抵抗が大きくなる。

3

【0012】これらと比較して半導体素子の発熱部から 突起電極を経てサーマルビア至る構造は、半導体素子の 発熱部からサーマルビアまでの経路が非常に短く短縮され、さらに突起電極に使用される素材は通常、金属であ るので熱伝導率も良好であることが期待できる。

【0013】さらに、能動領域の近傍に突起電極を配置することにより、熱伝導経路が更に増加することから熱抵抗の低減に大きな効果が得られる。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態の1例を示す半導体装置の 10 極。

断面図である。


【図2】本発明の実施の形態の1例を示す半導体装置の 断面図である。

【図3】本発明の実施の形態の1例を示す半導体装置の 断面図である。


#### 【符号の説明】

101…半導体素子、102…突起電極、103…配線、104…サーマルビア、105…配線基板、106 …アンダーフィル、107…能動領域、108…突起電

#### 【図1】




## 【図3】



### 【図2】

#### 図 2



**PAT-NO:** JP02000156430A

**DOCUMENT-** JP 2000156430 A

I DENTI FI ER:

TITLE: SEMICONDUCTOR DEVICE

**PUBN-DATE:** June 6, 2000

INVENTOR-INFORMATION:

NAME COUNTRY

YOSHIDA, SATOSHI N/A

**ASSI GNEE-I NFORMATI ON:** 

NAME COUNTRY

HITACHI LTD N/A

**APPL-NO:** JP10329069

APPL-DATE: November 19, 1998

INT-CL (IPC): H01L023/12, H01L023/36

# **ABSTRACT:**

PROBLEM TO BE SOLVED: To create a short path reaching a thermal from the heating surface of a semiconductor element via a bump by aligning the thermal via of a wiring substrate to the bump of

the semiconductor element and connecting them each other.

SOLUTION: A semiconductor element 101 is electrically connected to wiring 103 that is arranged on a wiring substrate 105 by a plurality of bumps 102, and an underfill 106 is arranged between the semiconductor element 101 and the wiring substrate 105 for assisting in mechanical connection. Then, a bump 108 is arranged also directly below an active region 107 in the semiconductor element 101, and the bump 108 is located below the active region 107 of the semiconductor element 101 and is created lower than other bumps 102 so that the bump 108 does not touch them. A thermal via 104 is arranged directly below this sort of the bump 108, and the thermal via 104 is aligned with the bump 108 and they are connected each other.

COPYRIGHT: (C)2000, JPO